1.2输入时钟信号：即像素时钟信号，也叫数据移位时钟（在LVDS发送芯片中，将输入并行RGB数据转换成串行数据时需要使用移位寄存器），像素时钟信号是传输数据和对数据信号进行读取的基准。
1.3 待机控制信号（POWER DOWN）：当此信号有效时（一般为低电平），将关闭LVDS发送芯片中时钟PLL锁相环电路的供电。停止IC的输出。
------------------------------------
LVDS眼图测试,从模式测试,发送测试,lds测试,SI完整性测试
1.2输入时钟信号：即像素时钟信号，也叫数据移位时钟（在LVDS发送芯片中，将输入并行RGB数据转换成串行数据时需要使用移位寄存器），像素时钟信号是传输数据和对数据信号进行读取的基准。
1.3 待机控制信号（POWER DOWN）：当此信号有效时（一般为低电平），将关闭LVDS发送芯片中时钟PLL锁相环电路的供电。停止IC的输出。
------------------------------------
1.2输入时钟信号：即像素时钟信号，也叫数据移位时钟（在LVDS发送芯片中，将输入并行RGB数据转换成串行数据时需要使用移位寄存器），像素时钟信号是传输数据和对数据信号进行读取的基准。
1.3 待机控制信号（POWER DOWN）：当此信号有效时（一般为低电平），将关闭LVDS发送芯片中时钟PLL锁相环电路的供电。停止IC的输出。
------------------------------------